AFON // радиотехник affonya@mail.ru
← на главную

FPGA // язык описания

Язык описания цифровых схем AHDL

ПЛИС-это программируемая матрица, котораяможет содержать большое колличетсво ячеек и на ней можно делать достаточно сложные вещи такие как цифровые фильтры и многое другое !!!

Достоинства ПЛИС:

  • Большая частота работы
  • Быстраяразработка проектов
  • Не дорогая стоимость
  • Большое колличество портов ввода и вывода
  • Недостатки ПЛИС:

  • Сложно разрабатывать проекты по сравнению с контроллерами
  • Дорогие средства отладки проектов
  • Трудно переделывать проекты
  • Разработчик должен владеть знаниями цифровой техники на отлично
  • Но не смотря не на что ПЛИС очент хорошо внедряются в производство и сечас очень много фирм которые делают свои усройства на ПЛИС таких фирм как Altera Xilinks PLDA Atmel.Это основные производители ПЛИС в мире. Это очень большие корпорации которые очень давно занимаются своим делом и у них очень много разного добра которое применятся для того чтобы разработать проект. Правда это иногда стоит очень дорого. Одним из языков для разработки проектов на ПЛИС является язык AHDL который очень часто применяется в россии а на западе в основном применяется язык VHDL. и ниже придеставленно описание этого языка его ситаксиз и примеры некоторых очень простых проектов.

    Скачать книгу AHDL

    Подробный справочник

    Что такое AHDL

    AHDL (Altera Hardware Description Language) — язык описания цифровой логики, созданный компанией Altera для своих ПЛИС и сред MAX+PLUS II и Quartus. Он проще и «ближе к железу», чем VHDL, но привязан к экосистеме Altera и не является межвендорным стандартом.

    Структура описания

    Файл AHDL описывает блок через секцию SUBDESIGN (входы и выходы) и тело между BEGIN и END, где задаются логические уравнения или таблицы истинности.

    SUBDESIGN and2
    (
        a, b : INPUT;
        y    : OUTPUT;
    )
    BEGIN
        y = a & b;   % логическое И %
    END;

    Уравнения и таблицы

    Логику можно описывать булевыми уравнениями (операторы & И, # ИЛИ, ! НЕ, $ исключающее ИЛИ) или таблицей истинности через TABLE. Для регистров применяют объявление триггеров, тактируемых фронтом. Перед записью уравнений функцию удобно минимизировать в карте Карно.

    Где применяется

    AHDL встречается в старых проектах на ПЛИС Altera (MAX, FLEX, ACEX) и в учебных материалах. Для новых разработок обычно выбирают межвендорные VHDL или Verilog. Общая картина программируемой логики — в разделе ПЛИС.

    О языке AHDL

    AHDL — язык описания цифровых схем, разработанный компанией Altera для проектирования устройств на ПЛИС. Раздел содержит основы языка и примеры, которые помогут перейти от схемотехники к описанию логики в текстовом виде.

    Особенности AHDL

    AHDL — компактный язык от Altera, ориентированный на описание логики для микросхем этого производителя. Он проще для начального освоения, чем универсальные языки, и хорошо подходит для несложных проектов на ПЛИС.